數字系統設計筆記(一)數字IC實現途徑 莊弈琪
參考書
- Neil H.E.Weste and David Harris著，汪東等譯，CMOS超大規模集 成電路設計（第三版），中國電力出版社，2006.4。本書第四版由周 潤德譯，電子工業出版社，2012.7。
- Jan M.Rabaey等著，周潤德等譯，數字集成電路-電路、系統與設計 （第二版），電子工業出版社，2017.1。
- Michael Keationg、Pierre Bricaud著，沈戈等譯，片上系統－可重用 設計方法學，，電子工業出版社，2001.5
1.1 概述
微處理器的歷史演變規律是從不規則到規則,手工到自動,全定制到半定制.
1.2 全定制
- 人工設計為主 ◼ 手工完成電路設計和物理設計
- 計算機輔助（常用工具軟件） ◼ 電路功能設計（Composer/S-Edit） ◼ 電路性能設計(HSpice, Spectre) ◼ 版圖編輯(Virtuoso/L-edit) ◼ 版圖驗證（Diva, Dracula） ◼ 寄生參數提取(Star-RC) ◼ 電路後仿真( Dracula) ◼ 制板數據生成(Type out)
1980年代前的小規模（SSI）和中規模（MSI）數字集成電路,也就是早期的集成電路會采用這種方式.
優點:底層最優化
- 元器件：最佳尺寸→最優性能
- 拓撲結構：最佳佈局→最小面積
- 連線：最短路徑→最快速度
缺點
- 設計成本高:周期長,人力投入大,一次成功率低（人工難免出錯）,設計復用性差
- 自動化程度低:電路與版圖規則性差,邏輯綜合難以實現
適用
- 模擬電路：結構復雜而無規則
- 可復用模塊：標準單元、庫單元、具有重復性結構之單元（ROM、RAM等）
- 對性能要求極高的單元：加速器、乘法器、高速物理接口等
- 產量極大的標準電路：存儲器、通用邏輯電路等，成本～投片成本
- 不計開發成本與時間的設計：如超級計算機、巨型計算機
- 反向設計的芯片
不適用
- 大規模數字IC：人工設計需數年
- 規模大、批量不大的IC：成本～設計成本
- 要求設計周期短、設計成本低的電路
1.3 門陣列/門海
門陣列（Gate Array）：基於預制晶體管陣列的母片，設計者隻需根據每種電路功能要求，設計管間的金屬化互連和必要的通孔及接觸孔即可
編程目標
- 盡量減少所用單元的數量（減少面積及連線長度）
- 盡量共柵、共源/共漏（並聯器件）、共源漏（串聯器件）
場氧隔離：用縱向厚氧和橫向距離進行隔離，所占面積較大
柵隔離：用截止CMOS單元（N管G→GND，P管G→VDD）進行隔離，所占面積較小
門陣列/門海相對於全定制的利與弊
優點
設計周期短,投片成本低,易於自動化
缺點
芯片面積大,晶體管必然有冗餘,管腳數選擇受限制,底層優化程度低
1.4 標準單元/宏單元
基於標準單元將常用邏輯單元設計成等高但不等寬,1:3~3:1,單元行和佈線通道間隔排佈.
標準單元的描述方式
標準單元內部為全定制設計,綁定特定的工藝;不同工藝有不同的標準單元庫,版圖必須滿足特定工藝的設計規則.
目前發展的趨勢是逐漸幹掉佈線通道,以前的標準的單元是三層互連線設計,現代標準是七層互連線,也有無佈線通道的標準單元.
標準單元庫中有數百個邏輯單元,每種類型的單元會包含多種尺寸.
標準單元的優缺點
優點
面積利用率高於門陣列,按需選用標準單元,可以基本無冗餘.標準單元內部采用全定制,底層性能優化程度高.優化程度和經濟性介於全定制和門陣列之間
缺點
相對於門陣列而言,需要全套掩膜設計,生產周期較長.依賴於單元庫,單元類型有限.依賴於EDA工具,能實現邏輯綜合,但難度相比於門陣列大.對寄生參數（互連寄生參數、負載系數、串擾等）的估計不如門陣列準確.
宏單元(macro block)
特點是對單元的形狀無限制
優點
- 面積利用率較標準單元法高（～25％）
- 性能優化程度高
缺點
- 專用性強，通用性差
- 對單元庫、EDA綜合、佈線工具要求更高
適用范圍
- 嵌入式存儲器（最常見）
- 模擬電路單元（運放、ADC/DAC、PLL、振蕩器等）
- I/O單元
- SOC中的IP
- 標準單元難以甚至無法實現的其它電路單元
一般來說處理器的L1都是SRAM,上圖中的三管單元使用的比較少.
I/O單元示例
1.5 可編程器件
可編程邏輯陣列 （PLA，Programmable Logic Array）
任何組合邏輯都能用積之和的形式表示，而積之和的功能可以用“與”陣列和“或”陣列的組合，或者“或非”陣列和“或非”的組合來實現。
CMOS組合邏輯實現方案
偽nMOS或非實現
這個部分目前不是很懂,先標記一下,以後解決.1.5可編程器件,有些名詞還不是很理解,這部分顯然是本章節的重點
1.6 微處理器
微處理器的類型
- 中央處理器（CPU）：兼具控制與處理
- 數字信號處理器（DSP） ：擅長媒體（聲音、圖像、視頻）處理
- 微控制器（MCU）：主要用於控制
- 專用處理器（ASSP）：針對特定用途開發，如GPU、NPU等
- 嵌入式處理器：與其他IP一起構成SoC
- 微處理器用做數字控制與處理的特點
- 基於軟件，具有最高的自由度，可自由定義、修改和擴充功能
- 具有相對最差的速度、功耗、面積和成本指標
軟硬件實現功能的對比
1.7 選擇策略
CMOS IC實現方法的比較,基於單元的設計是指以標準單元/宏單元為主的設計，基於平臺的設計是指帶微處理器的SoC設計
ASIC和FPGA是很有意思的一對,目前市場規模ASIC應該多一些,現在還有一個新興的RISC-V,不過這個和前兩者不是相對的,這個是一種架構,這個也可以寫一篇.
1.8 SoC
SoC（System on Chip）是將相對獨立的系統功能集成在單一芯片上
SoC類型
- 數字SoC和數模混合SoC
- 定制SoC和可編程SoC（SoPC）
數字SoC的基本特征
- 多個IP模塊由片上總線（Bus on Chip）或者片上網絡（NoC，Network on Chip)連接二次
- 具有處理器和存儲器
- 硬件、軟件、固件協同實現功能
與基於電路板（PCB）的電子產品相比，基於SoC的電子產品體積小、重量輕，工作速度快（芯片內部總線速度>>PCB總線速度），系統功耗低，可靠性高（焊點數↓，無觸點，屏蔽效果好，幹擾小）
IP（Intellectual Property）是指事先定義、可重復使用、經過驗證、能完成特定功能、可交易的集成電路模塊.這部分的介紹我在Zynq-Book有個章節也有涉及.這裡簡單介紹:
- 軟核（softcore）：用RTL級的HDL代碼方式表征
- 硬核（hardcore）：以物理版圖形式（GDS II）表征，針對特定工藝，具有固定的佈局、尺寸和完全明確的時序參量.
- 固核（firmcore）：以門級網表形式表征，用於描述實現邏輯的每個門和寄存器，功能上可以面向多個工藝，性能上與工藝有關，比軟核的可靠性高，比硬核的靈活性強
全球IP提供商Top10
嵌入式處理器多采用簡化指令集（RISC，Reduced Instruction Set Computer）而非復雜指令集（CISC）、多級（3-8）流水線結構、專用高速乘法器單元等，位數從4位到64位都有.
NOC
- 當集成的IP核很多特別是嵌入式處理器眾多時，片上總線就成為限制SoC性能的瓶頸，片上網 絡 （ NoC ， Network on Chip）應運而生
- 與片上總線相比，NoC可連接的IP多得多，可實現並行通信以及全局異步局部同步傳輸，支路互連線短（互連的延遲與功耗低、信號完整性好），但面積開銷大，拓撲結構復雜，數據健壯性難以保證
SoPC
可編程系統芯片SoPC（System on Programmable Chip）是將FPGA與其他IP集成在同一芯片上，試圖兼具高集成度和高靈活性。
感覺比Zynq更進一步,隻是展示的這個芯片性能比較弱.
SIP
系統封裝SIP（System in Package）將多個芯片封裝於同一管殼內，實現特定系統的功能
- 與SoC相比：可集成非矽CMOS基的元器件（高性能無源元件、MEMS、光元件、傳感器、生物元件等），實現異質集成（HI，Heterogeneous Integration），設計周期↓，研發成本↓，技術難度↓，但速度、功耗和集成密度不如SoC
- 與PCB相比：速度、功耗、集成密度明顯改善
說白瞭就是把芯片焊在一起.
Chiplet
以準三維（2.5D）的方式將多個裸芯粒（Chiplet，裸芯片的集合）集成在一個矽基襯底之上，形成具有相對獨立的系統功能的SoID（System on Integrated Dies）
- 與SoC相比：裸芯粒可用不同工藝和材料制備，可涵蓋CPU/GPU/NPU、存儲器堆棧、RF收發芯片、GaN/SiC 寬帶隙功率器件、微納機電系統（MEMS/NEMS）等，可隻購買裸芯粒而非IP，從而降低瞭研發成本
- 與SIP相比：制作在矽基襯底而非PCB襯底上，采用矽通孔和銅通孔而非封裝鍵合線互連，從而提高瞭集成密度
這個工藝明顯比上面那個靠譜一點.
3D SoC
- 將多個矽芯片層疊在一起，用晶圓鍵合（Wafer-on-Wafer bonding）實現層間鍵合，用矽通孔（TSV，through-silicon-vias)技術實現層間電互連
- 實現難度極大，目前僅用於高密度存儲器
似乎AMD用的這個技術?,又是一個可以 探索的點.
系統芯片實現方式的比較
本章小結
◼ 數字集成電路有全定制、門陣列、標準單元、可編程器件、微處理器和SoC等多種實現方式，需根據性能要求、研發周期、經濟性、靈活性等要求權衡選擇 ◼ 對於大規模數字集成電路，除單元內部采用全定制之外，目前以標準單元和宏單元為主要實現方式 ◼ 如果重點考慮使用靈活性和研發周期而非性能與功耗的話，可以采用可編程器件甚至微處理器 ◼ 基於IP的SoC較之PCB來實現電子系統功能，可大幅度改善體積、重量、功耗、速度等指標，但實現結構復雜，技術難度高。由SoC衍生出的SoPC、SIP、Chiplet等為集成電路提供瞭更多的實現方式
可以看到,SoC是行業關心的領域,新技術層出不窮,前面1.5FPGA的部分隻能等到國慶之後再見瞭,大傢中秋節快樂,國慶快樂.